[IDEC] 임베디드 프로세서 구조의 이해 2일차(수료)

어제는 임베디드 CPU의 역사 및 개요를 보았다면 오늘은 실제 CPU의 동작원리 및 세부 구조에 대해 배웠다.

 

사실 2학년때 배운 컴퓨터 구조와 흐름 자체는 동일했으나 더 깊이있게, 영어로 수업을 진행한 것만 차이가 있었다.

 

오전동안은 RISC-V 프로세서의 파이프라인 구조를 살펴봤다.

출처) 위키백과

실제 RISC-V 파이프라인 구조는 위와 같이 생겼으며 어느시점에 어떤 작업을 하는지 순서대로 강의를 진행해 주셨다.

 

이런 CPU의 구조는 정답이 없으며 설계자의 마음대로 설계를 진행하면 되나 최대한 효율적으로, 저전력의 목표와 부합하게 설계를 해야 한다.

 

Pipeline

파이프라인이란 특정된 작업을 클럭이 발생할때마다 수행하는 작업을 의미한다.

말로 설명하기 어려우니 사진을 통해서 보자.

위와같이 5단계 파이프라인을 통해서 작업을 하면 효율적인 작업을 진행할 수 있게 된다.

만일 파이프라인이 도입되지 않았다면 위와같은 작업을 하기 위해서 총 25클럭이 소모되야 모든 작업이 끝나게 된다.

그러나 5단계 파이프라인은 단 9클럭만 소모하면 되기 때문에 보다 실용적이라고 할 수 있다.

병렬적으로 일을 처리한다고 보면 쉬울 것 같다.

 

Pipeline hazard(방해요소)

파이프라인으로 처리할때 아무런 문제 없이 진행하면 좋겠지만 안타깝게도 크게 3가지의 문제점이 있다.

1. Structure Hazard(자원 충돌)

2. Data Hazard(데이터 의존성)

3. Control Hazard(분기 명령어 실행시 문제)

오후동안 위의 3가지 문제점에 대해서 어떻게 해결해야되는지 흐름을 하나하나 설명해주시면서 강의를 진행해 주셨다.

 

ARM 프로세서

arm은 정말 재미있고 무서운 회사인것 같다.

arm은 과거에 Advanced RISC Machine의 약자로 이름에서 알수있듯이 RISC회사이다.

따라서 PC시장에서 x86은 CISC의 세상이였고

임베디드는 ARM의 독점이였다.

그러나 요즘 ARM의 행실을 보면 말이 RISC지 CISC를 압도할 정도의 성능을 보여준다.

가장 잘 보여준 예시가 바로 그 유명한 애플의 M1맥북이다.

애플의 M1칩셋은 ARM의 Cortex-A시리즈를 사용한다.

 

ARM은 크게 3개의 라인(A, R, M)이 있다.

Cortex - A : 고성능 라인, CISC못징않는 성능

Cortex - R : 빠른응답, 고성능과 저전력의 중간 라인

Cortex - M : 저전력 전용 프로세서로 임베디드시스템에서 가장 많이 사용

---

후기

이틀동안 컴퓨터구조를 복습하면서 몰랐던 부분을 더 깊게 공부할수있는 시간이였다.

방학동안 종종 이런 강의가 있으면 시간이 되는 한 수강을 할 것 같다.

그러나 진도가 빨라서 기본적인 지식이 없다면 무슨소리인지 전혀 모른상태로 시간을 보낼 것 같다.

강의가 끝나고 강의평 및 퀴즈를 풀어야 수료증이 나온다고 해서 걱정이 많았지만 막상 문제를 풀어보니 생각보다 풀만 한 문제들이였다. 

깊고 어려운 문제보단 해당 강의가 무슨 내용을 설명하고 있는지 전체적인 흐름을 이해한다면 무난히 풀 수 있는 문제들이였다. 또, 제출기간 이틀동안 답안수정, 구글링도 할 수 있기 때문에 웬만하면 모두 수료를 할 수 있을 것이라고 생각한다.

 

+ 3일후 수료증이 나왔고 대단하진 않지만 무언가 해냈다는 느낌이 들어서 뿌듯했다.

다음은 2월 7,8일 진행되는 Verilog HDL기초 수업을 수강신청했다.

3학년 1학기때 배우는 전공수업이지만 미리 맛본다고 생각하면서 들을 예정이다